Spoločnosť IBM v spolupráci so svojimi partnermi Globalfoundries a Samsung vyvinula podľa spoločnosti prvý praktický výrobný proces, ktorý sa bude dať použiť na výrobu čipov 5-nm výrobným procesom.
Kľúčovým prvkom nového výrobného procesu je úplne nová konštrukcia tranzistora, ktorá zlepšuje vlastnosti doterajších tranzistorov a je použiteľná aj pri ich zmenšení pod súčasné veľkosti.
U tranzistorov bolo donedávna hradlo položené na kanáli spájajúcom emitor a kolektor, dotykovú styčnú plochu tvorila len jedna strana hradla. S 22-nm procesom sa prešlo na tzv. FinFET konštrukciu, pri ktorej je kanál vystúpený a hradlo ho obkolesuje z troch strán. To umožňuje aj pri zmenšení tranzistora udržať alebo zvýšiť styčnú plochu. Pri tejto konštrukcii sa typicky používa viac navzájom sa križujúcich kanálov a hradiel.
U 5-nm procesu už ale typicky pre kremíkové tranzistory nebude stačiť ani takáto konštrukcia respektíve by neviedla k zlepšeniu parametrov čipov.
Sken tranzistorov vyrobených novým procesom, kliknite pre zväčšenie (foto: IBM)
IBM preto prišla s konštrukciou označovanou spoločnosťou ako tranzistory s kremíkovými nanoplátmi, u ktorých je kanál kompletne obalený hradlom. Konštrukcia čipu pozostáva z viacerých vrstiev kremíkových nanoplátov.
Presný 3D model umožňujúci si konštrukciu predstaviť IBM zatiaľ nezverejnila, prirovnáva ju ale k otočeniu styčnej oblasti FinFET tranzistora nabok.
Doterajšia konštrukcia tranzistorov, pôvodné planárne (vľavo) a aktuálne FinFET, kliknite pre zväčšenie (obrázok: Intel)
Na rozdiel od rozličných experimentálnych technológií používajúcich úplne nové materiály a úplne iné štruktúry sú čipy novej technológie vyrobiteľné technológiou EUV, Extreme Ultraviolet, litografie, ktorá sa pripravuje na nasadenie u jednotlivých výrobcov čipov. Zrejme tak ide o praktický výrobný proces a konštrukciu tranzistorov, či ich výrobcovia nasadia zatiaľ nie je známe.
Plán s čipmi vyrobenými novým procesom, kliknite pre zväčšenie (foto: Connie Zhou / IBM)
IBM v každom prípade už vyrobila novým výrobným procesom testovacie čipy, pričom oproti pripravovanému 7-nm procesu dosiahla o 50% vyššiu hustotu tranzistorov, konkrétne 30 miliárd oproti 20 miliardám na čipe "veľkosti nechta".
5-nm čipy vyrobené takýmto spôsobom umožnia oproti súčasným najlepším 10-nm podľa IBM dosiahnuť o 40% lepší výkon pri rovnakej spotrebe alebo o 75% nižšiu spotrebu pri rovnakom výkone.